Меню
Главная
Авторизация/Регистрация
 
Главная arrow Техника arrow Архитектура компьютера

Глава 3 Запоминающие устройства (память ПЭВМ)

Все данные для работы МП, команды и результаты вычислений хранятся в памяти ПЭВМ, в ее запоминающих устройствах. Одни из этих данных и команд, необходимые для выполнения текущей задачи, помещаются в оперативные запоминающие устройства (ОЗУ); другие, предназначенные для длительного хранения, — в постоянные запоминающие устройства (ПЗУ). Принципы построения ОЗУ и ПЗУ различны, поэтому рассмотрим их отдельно.

3.1. Оперативные запоминающие устройства

Оперативным запоминающим устройством (ОЗУ) называется устройство, в котором размещаются данные, непосредственно обрабатываемые процессором. В эту часть памяти помещаются операционная система, текущая исполняемая (прикладная) программа и драйверы (программы, предназначенные для управления работой периферийных устройств). Часть ОЗУ также отводится для формирования изображения, выводимого на экран, и для других целей, т. е. в ОЗУ находится все то, с чем МП при своей работе взаимодействует непосредственно (считывает, записывает) и что обеспечивает работоспособность компьютера. Помещаемые в ОЗУ данные сохраняются лишь в течение времени работы ПЭВМ и пропадают при его выключении.

В иностранной литературе ОЗУ называют RAM (Random Access Memory — «память с произвольным доступом»), показывая тем самым, что в любой момент времени можно обратиться к любой из ее ячеек.

Каждая ячейка памяти может хранить одно одноразрядное двоичное число: либо 1, либо 0.

По способу построения ячейки ОЗУ делятся на статические и динамические.

Статические ячейки памяти (SRAMStatic RAM) могут находиться в неизменном состоянии (сохранять записанные в них данные) все время, пока на них подано напряжение питания. Они построены на основе триггеров — устройств, обладающих двумя устойчивыми состояниями, одно из которых сопоставлено с логической 1, а другое — с логическим 0. В ячейках статического ОЗУ обычно используют D-триггеры (от слова «Delay» — «задержка»), условные обозначения которых приведены на рис. 3.1а и б. Их входы: D (Data) — информационный, соединяемый с одним из разрядов шины данных; С — синхронизирующий, который иногда обозначают как L (Load — загрузка); выходы: Q — основной, Q — инверсный.

При подаче на вход С управляющего (синхронизирующего) импульса в D-триггер записывается логический символ (1 или 0), который в этот момент действует на входе D. Он сохраняется в триггере до тех пор, пока на вход С вновь не будет подан синхронизирующий сигнал. В отсутствие же последнего любое изменение на входе D в триггер не записывается, поэтому в литературе этот триггер иногда называют «защелкой».

Изменение состояния триггера может происходить как под действием уровней входных напряжений, соответствующих логическим 1 или 0 (статические входы — рис. 3.1а), так и при переходе этих значений из одного в другое, т. е. при переходе напряжения, соответствующего логическому 0, к величине, соответствующей логической 1 (фронтом импульса), или наоборот (срезом импульса) — динамические входы. На условных графических обозначениях для динамических входов триггеров вводятся дополнительные отметки: если триггер срабатывает при изменении напряжения от уровня логического 0 к 1, то такой вход отмечается треугольником, направленным вершиной внутрь условного обозначения триггера (на рис. 3.16 показан триггер с динамическим

Рис. 3.1

синхронизирующим входом), либо наклонной линией, идущей снизу вверх. При срабатывании триггера от перехода напряжения с уровня логической 1 к 0 изображается треугольник, вершина которого направлена наружу из поля условного обозначения триггера, либо наклонная линия, направленная сверху вниз.

Структурная схема П-триггера со статическими входами, выполненная на основе логических элементов И и НЕ, приведена на рис. 3.1в.

Элементом И называют устройство, на выходе которого логическая 1 появляется только тогда, когда И на один, И на другой его входы поданы напряжения, соответствующие логическим 1. Если хотя бы на один из входов подано напряжение, соответствующее логическому 0, то на выходе элемента также появляется логический 0. На условных графических обозначениях элемент И обозначается знаком «&». Элементом НЕ называется устройство, на выходе которого логический уровень сигнала противоположен входному (т. е. НЕ такой, как на входе). Например, если на входе действует логический 0, то на выходе будет 1, и наоборот. На условных графических обозначениях в электрических схемах такое изменение уровня (инверсия) обозначается кружочком.

Рассмотрим работу П-триггера (рис. 3.1в). Предположим, что в триггер записан 0, т. е. напряжение на выходе Q соответствует логическому 0, a HaQ — логической 1. Если на входе С действует логический 0, то вне зависимости от уровня, действующего на входе D, на выходе элементов D1 и D3 действуют логические 0, а на выходе D2 и D4 — логические 1. Тогда на выходе элемента D5 действует логическая 1 (на обоих его входах — логические 1), а на выходе D6 - 0. Этот уровень передается на один из входов элемента D 7, формируя на его выходе логический 0, а на выходе D8 - 1. Следовательно, состояние Q и Q не меняется. Аналогично можно показать, что если в D-триггер записана 1 (на Q действует напряжение логической 1, а на Q - 0), то она также сохраняется в нем. Такие состояния триггера будут поддерживаться все время, пока на входе С подано напряжение логического 0, так как в это время вне зависимости от напряжения, действующего на входе D, на выходе D1 и D3 будет сохраняться логический 0. Ситуация меняется при подаче на вход С логической 1. Если, например, в это время на входе D подана логическая 1, то она появляется и на выходе элемента D1, а значит, на выходе D2 сформируется логический 0. Он переведет элемент D5 в состояние логического 0, a D6 — в состояние логической 1 вне зависимости от того, какой уровень сигнала действовал на них до этого. Логический 0, передающийся с выхода D2 на вход D3, сформирует на его выходе тоже логический 0, а на выходе D4 - логическую 1. Теперь на обоих входах D7 действуют логические 1, и на его выходе появляется также логическая 1, а на выходе D8 - 0. Таким образом, в D-триггер оказалась записанной логическая 1. Аналогично можно показать, что если на вход С подана логическая 1, а на входе D действует логический 0, то именно он и будет записан в триггер.

Достоинством статических ячеек памяти является повышенное быстродействие, достигаемое за счет схемотехнического усложнения устройств. Это приводит к увеличению количества используемых транзисторов и потребляемой мощности и к уменьшению максимального количества ячеек памяти, размещаемых в единице объема кристалла микросхемы.

Динамическими (DRAMDynamic RAM) называются ячейки памяти, в которых запись логических 1 или 0 происходит за счет заряда и разряда конденсаторов, входящих в состав ячеек. Количество таких конденсаторов и управляющих их зарядом или разрядом транзисторов в ячейке может быть различным.

Рассмотрим работу динамической ячейки памяти на примере упрощенной принципиальной схемы, приведенной на рис. 3.2. Здесь ключ Кл управляет записью (при замыкании) или хранением (при размыкании) логического символа 1 или О, действующего на входе ячейки. Управляющие импульсы, подаваемые на выводы рх и 2, противофазны, т. е. когда на одном из них действует напряжение, соответствующее вершине импульса, то на другом оно соответствует паузе. В качестве конденсаторов С, и С2 обычно используются паразитные емкости, возникающие в кристалле при изготовлении полевых транзисторов.

Предположим, что на входе ячейки действует положительное (относительно общего провода — «земли») напряжение, соответствующее логической 1. Тогда при замыкании ключа Кл происходит заряд конденсатора Сх, напряжение на котором становится открывающим для транзистора FT,. При подаче на вывод х управляющего импульса (что обычно происходит одновременно с замыканием ключа) прикладываемое при этом к затворам VT2 и VT3 относительно общего провода положительное напряжение открывает эти транзисторы. Через VT2 к транзистору VTX подается напряжение питания, а отпирающее напряжение на Сх переводит VTX в открытое состояние. Тогда через него и через открытый транзистор VT3 конденсатор С2 полностью разряжается. Отсутствие напряжения на нем препятствует возможному

Рис. 3.2

открыванию транзистора VT4. После окончания действия управляющего импульса транзисторы VT2 и VT3 закрываются и влияния на заряд конденсатора С2 не оказывают. Если теперь управляющий импульс подать на 2 (что требуется для считывания информации из ячейки), то открываются транзисторы VTb и VT6 (транзистор VT4 продолжает оставаться закрытым) и через них выход ячейки памяти соединяется с положительным полюсом напряжения питания, формируя на выходе уровень логической 1.

Если на входе ячейки действует напряжение, соответствующее логическому 0 (напомним, что для ТТЛ это напряжение, не превышающее 0,4 В), то при замыкании ключа Кл конденсатор С, разряжается, и напряжение на нем препятствует открыванию FT,. Теперь при действии управляющего импульса на х, открывающего транзисторы VT2 и VT3, через них от напряжения источника питания Еп происходит заряд конденсатора С2, напряжение на котором будет открывающим для VT4. Тогда при подаче управляющего импульса на 2, кроме VT5 и VT6 открытым оказывается еще и транзистор VT4. При этом через него и транзистор VTG выход ячейки памяти соединяется с общим проводом источника питания, т. е. на выходе ячейки действует напряжение логического 0.

Динамические ячейки памяти схемотехнически реализуются значительно проще, чем статические, и это позволяет снизить затраты при их производстве (такая память стоит дешевле статической), увеличить количество ячеек памяти на кристалле микросхемы, уменьшить мощность, потребляемую одной ячейкой памяти от источника питания, и т. д. Однако им присущи и недостатки. Так, заряд и разряд конденсаторов происходят не мгновенно, что приводит к снижению быстродействия памяти. Кроме того, за счет токов утечек в конденсаторах и затворах полевых транзисторов заряд конденсатора с течением времени уменьшается, что может привести к потере данных, записанных в ячейках. Для предотвращения этого заряд конденсаторов необходимо периодически восстанавливать. Такой процесс называется регенерацией памяти (.Memory Refresh). Например, для восстановления состояния С2 (см. рис. 3.2) достаточно периодически подавать импульс на вывод х, открывая транзисторы VT2 и VT3. Тогда, если на затворе VTX действует отпирающее напряжение (конденсатор С, заряжен), то транзистор VTX открыт и ток VT2 протекает через него, минуя конденсатор С2, а через открытый VT3 создается путь для разряда этого конденсатора. Если же на затворе VTX действует напряжение, близкое к нулю, то этот транзистор закрыт, и ток VT2, протекая через VT3, подзаряжает С2. В обоих рассмотренных случаях поддерживается исходное значение заряда конденсатора, а значит, записанные данные сохраняются.

Таким образом, динамическая память, по сравнению со статической, имеет повышенную удельную плотность размещения элементов, уменьшенное энергопотребление, но пониженное быстродействие, обусловленное конечным временем заряда и разряда входящих в ее состав конденсаторов, и требует периодической регенерации памяти.

Контрольные вопросы и задания

  • 1. Какие устройства называются оперативными запоминающими?
  • 2. В чем особенность построения статических ячеек памяти?
  • 3. Нарисуйте структурную схему Н-триггера со статическими входами, выполненную на основе логических элементов И и НЕ. С ее помощью продемонстрируйте, что при действии на синхронизирующем входе логического 0 любые логические сигналы, подаваемые на вход D, не изменяют состояние триггера.
  • 4. В чем особенность построения динамических ячеек памяти?
  • 5. Нарисуйте упрощенную принципиальную схему динамической ячейки памяти. Опишите принципы ее работы.
  • 6. Для чего нужна регенерация памяти?
 
Посмотреть оригинал
< Пред   СОДЕРЖАНИЕ ОРИГИНАЛ   След >
 

Популярные страницы